'쩐의 전쟁'에 나오는 대사 中
어르신: 돈이 뭐라고 생각하냐?
금나라: 잘은 모르겠지만, 인생이라고 생각합니다.
어르신: 인생?
금나라: 돈을 어떻게 벌었느냐에 따라 인생을 어떻게 살았냐라는 거죠. 돈을 개처럼 벌었으면 개 같은 인생을 산거고, 돈을 땀을 흘려 벌었으며, 땀흘리는 인생을 살은 거고. 돈을 공짜로 벌었으면, 인생을 거저 살은거니까요..
--------------------------------------------
진섭 생각
참. 나도
TV 드라마 보면서 고개를 끄덕이다니.
작가의 의도에 그대로 넘어간 모양이다.
허긴, 나란 놈도 셀러리맨 8개월을 지내면서 돈에 대한 참 많은 생각을 했었으니.
서울 집 값, 재태크, 펀드, 주식, 대박, 창업..
자본 주의 사회를 살면서 돈 보다 과연 사람이 중요한가?
사람의 인생이 돈으로 평가되는 사회에서 말이다.
에휴~
2007년 7월 4일 수요일
페르마의 마지막 정리
자그만치 350년이 걸렸다,
1993년 6월 23일, 케임브리지에서 정수론의 최대 난제 였던 '페르마의 마지막 정리'가 증명되기까지.
증명을 한 사람은 영국 출신의 수학자, 앤드루 와일즈였다.
그는 20세기의 수학을 총망라해서 17세기에 여백이 없어 증명하지 않았던 문제를 풀었다. 페르마는 분명 와일즈의 방법으로 증명하지 않았을 것이다. 아직도 17세기에 페르마가 풀었던 방법을 찾아내려고 노력하는 수학자가 있다고 한다.
이 책을 후배들에게 추천할까하는데,
수학 관련 책이라 어렵지 않을까 하는 후배들이 있을까봐 내 이야기를 좀 할까한다.
처음 책을 읽으려고 시작할때, 나는 머리를 비우자고 다짐했었다.
책의 모든 내용을 이해하려 하지 말고, (물론 이 책은 수학책이 아니다. 절대로)
페르마의 마지막 정리가 풀렸다니까..
그저 신기하고 재미있을것 같아서,
그리고 페르마의 정리에 관련된 350년간의 수많은 사건, 사고들이 궁금했기 때문에
읽기 시작 했기 때문이다.
한줄 한줄 읽으면서 상당히 낯익은 이름들이 보였다.
유클리드, 오일러, 튜링, 에니그마, 갈루아 등등
내가 코스모스에서 암호 공부하면서, 유교수님에게 수업시간에 들었던 이름들이었다.
바로, 우리가 한번씩은 거치는 고전 암호, DES/AES, RSA/ECC 세미나를 통해서도 한번씩은 언급되던 인물들이다. 낯익어서 인지 책의 내용은 더 잘 들어왔고, 내가 동아리에서 뭔가 배워가지고 나오긴 했구나. 생각도 들었다. 책을 읽으면 정수론, 그 안의 암호 이론에 대해서 조금은 주변 이야기를 알 수 있게 된다. 그 수학자가 누구며, 암호 말고 더 많은 업적은 무엇이며 등등
무거운 암호 세미나만 할께 아니라 이런 가벼운(?) 책을 읽어 줌으로써 머리를 식혀 봄이 좀 어떨지...^^
저자 : 사이먼싱
역자 : 박병철
출판사 : 영림카디널(주)
분 야 : 자연과학 > 과학일반 > 자연교양물
출판년월 : 1998년 05월 15일
ISBN-10 : 8985055976
ISBN-13 : 9788985055970
면수 : 399쪽
1993년 6월 23일, 케임브리지에서 정수론의 최대 난제 였던 '페르마의 마지막 정리'가 증명되기까지.
증명을 한 사람은 영국 출신의 수학자, 앤드루 와일즈였다.
그는 20세기의 수학을 총망라해서 17세기에 여백이 없어 증명하지 않았던 문제를 풀었다. 페르마는 분명 와일즈의 방법으로 증명하지 않았을 것이다. 아직도 17세기에 페르마가 풀었던 방법을 찾아내려고 노력하는 수학자가 있다고 한다.
이 책을 후배들에게 추천할까하는데,
수학 관련 책이라 어렵지 않을까 하는 후배들이 있을까봐 내 이야기를 좀 할까한다.
처음 책을 읽으려고 시작할때, 나는 머리를 비우자고 다짐했었다.
책의 모든 내용을 이해하려 하지 말고, (물론 이 책은 수학책이 아니다. 절대로)
페르마의 마지막 정리가 풀렸다니까..
그저 신기하고 재미있을것 같아서,
그리고 페르마의 정리에 관련된 350년간의 수많은 사건, 사고들이 궁금했기 때문에
읽기 시작 했기 때문이다.
한줄 한줄 읽으면서 상당히 낯익은 이름들이 보였다.
유클리드, 오일러, 튜링, 에니그마, 갈루아 등등
내가 코스모스에서 암호 공부하면서, 유교수님에게 수업시간에 들었던 이름들이었다.
바로, 우리가 한번씩은 거치는 고전 암호, DES/AES, RSA/ECC 세미나를 통해서도 한번씩은 언급되던 인물들이다. 낯익어서 인지 책의 내용은 더 잘 들어왔고, 내가 동아리에서 뭔가 배워가지고 나오긴 했구나. 생각도 들었다. 책을 읽으면 정수론, 그 안의 암호 이론에 대해서 조금은 주변 이야기를 알 수 있게 된다. 그 수학자가 누구며, 암호 말고 더 많은 업적은 무엇이며 등등
무거운 암호 세미나만 할께 아니라 이런 가벼운(?) 책을 읽어 줌으로써 머리를 식혀 봄이 좀 어떨지...^^
저자 : 사이먼싱 역자 : 박병철
출판사 : 영림카디널(주)
분 야 : 자연과학 > 과학일반 > 자연교양물
출판년월 : 1998년 05월 15일
ISBN-10 : 8985055976
ISBN-13 : 9788985055970
면수 : 399쪽
2007년 7월 3일 화요일
General Guidelines
-No glue logic at the top
-Guidelines for FSM synthesis
The following guidelines are presented for writing finite state machines that may help in optimizing the logic:
a) State names should be described using "enumerated types" in VHDL, or "parameters" in Verilog.
b) Combinational logic for computing the next state should be in its own process or always, separate from the state registers.
c) Implement the next-state combinational logic with a case statement.
-Latches
are simple devices, therefore they cover less area as compared to their counterparts, flip-flops. However, latches in general are more troublesome because their presence in a design makes DFT scan insertion difficult, although not impossible. It is also complicated to perform static timing analysis on designs containing latches, due to thier ability of being transparent when enabled. For this reason, designers generally prefer filp-flops to latchs.
-Three-State Interface
Tri-state logic is inferred when high impedance (Z) is assigned to an output. Arbitrary use of tri-state logic is generally not recommended because of the following reasons:
a) Tri-state logic reduces testability.
b) Tri-state logic is difficult to optimize - since it cannot be buffered. This can lead to max_fanout violations and heavily loaded nets.
On the upside however, tri-state logic can provide significant savings in area.
from Himanshu Bhatnagar, "Advanced ASIC chip synthesis," 2002
-Guidelines for FSM synthesis
The following guidelines are presented for writing finite state machines that may help in optimizing the logic:
a) State names should be described using "enumerated types" in VHDL, or "parameters" in Verilog.
b) Combinational logic for computing the next state should be in its own process or always, separate from the state registers.
c) Implement the next-state combinational logic with a case statement.
-Latches
are simple devices, therefore they cover less area as compared to their counterparts, flip-flops. However, latches in general are more troublesome because their presence in a design makes DFT scan insertion difficult, although not impossible. It is also complicated to perform static timing analysis on designs containing latches, due to thier ability of being transparent when enabled. For this reason, designers generally prefer filp-flops to latchs.
-Three-State Interface
Tri-state logic is inferred when high impedance (Z) is assigned to an output. Arbitrary use of tri-state logic is generally not recommended because of the following reasons:
a) Tri-state logic reduces testability.
b) Tri-state logic is difficult to optimize - since it cannot be buffered. This can lead to max_fanout violations and heavily loaded nets.
On the upside however, tri-state logic can provide significant savings in area.
from Himanshu Bhatnagar, "Advanced ASIC chip synthesis," 2002
피드 구독하기:
글 (Atom)